prikaz prve stranice dokumenta Implementacija 10-bitnog asinkronog brojila na FPGA platformi
Pristup korisnicima matične ustanove
završni rad
Implementacija 10-bitnog asinkronog brojila na FPGA platformi
2020. urn:nbn:hr:190:866500
Ilijanić, Luka
Sveučilište u Rijeci
Tehnički fakultet
Zavod za automatiku i elektroniku
Katedra za elektroniku, robotiku i automatiku

Citirajte ovaj rad

Ilijanić, L. (2020). Implementacija 10-bitnog asinkronog brojila na FPGA platformi (Završni rad). Rijeka: Sveučilište u Rijeci, Tehnički fakultet. Preuzeto s https://urn.nsk.hr/urn:nbn:hr:190:866500

Ilijanić, Luka. "Implementacija 10-bitnog asinkronog brojila na FPGA platformi." Završni rad, Sveučilište u Rijeci, Tehnički fakultet, 2020. https://urn.nsk.hr/urn:nbn:hr:190:866500

Ilijanić, Luka. "Implementacija 10-bitnog asinkronog brojila na FPGA platformi." Završni rad, Sveučilište u Rijeci, Tehnički fakultet, 2020. https://urn.nsk.hr/urn:nbn:hr:190:866500

Ilijanić, L. (2020). 'Implementacija 10-bitnog asinkronog brojila na FPGA platformi', Završni rad, Sveučilište u Rijeci, Tehnički fakultet, citirano: 11.11.2024., https://urn.nsk.hr/urn:nbn:hr:190:866500

Ilijanić L. Implementacija 10-bitnog asinkronog brojila na FPGA platformi [Završni rad]. Rijeka: Sveučilište u Rijeci, Tehnički fakultet; 2020 [pristupljeno 11.11.2024.] Dostupno na: https://urn.nsk.hr/urn:nbn:hr:190:866500

L. Ilijanić, "Implementacija 10-bitnog asinkronog brojila na FPGA platformi", Završni rad, Sveučilište u Rijeci, Tehnički fakultet, Rijeka, 2020. Dostupno na: https://urn.nsk.hr/urn:nbn:hr:190:866500

Za citiranje koristite ovu mrežnu adresu: https://urn.nsk.hr/urn:nbn:hr:190:866500
Prijavite se u repozitorij kako biste mogli spremiti objekt u svoju listu.
Podaci o radu
NaslovImplementacija 10-bitnog asinkronog brojila na FPGA platformi
Naslov (engleski)FPGA implementation of the 10-bit asynchronous counter
AutorLuka Ilijanić
MentorIvan Volarić (mentor)
Član povjerenstvaViktor Sučić (predsjednik povjerenstva)
Član povjerenstvaIvan Volarić (član povjerenstva)
Ustanova koja je dodijelila
akademski / stručni stupanj		Sveučilište u Rijeci
Tehnički fakultet
(Zavod za automatiku i elektroniku)
(Katedra za elektroniku, robotiku i automatiku)
Rijeka
Datum i država obrane2020-09-16, Hrvatska
Znanstveno / umjetničko
područje, polje i grana		TEHNIČKE ZNANOSTI
Elektrotehnika
Sažetak
U ovom završnom radu prikazana je implementacija 10-bitnog asinkronog brojila na FPGA platformi. Ciklus brojanja od 0 do 1023 prikazan je na četiri 7-segmentna pokazivača, uz mogućnost setiranja i resetiranja korištenjem dva tipkala na razvojnoj pločici DE10-Lite. Promjena stanja brojila ostvaruje se upravljačkim impulsom, koji se generira pomoću vremenskog sklopa 555 prilikom astabilnog načina rada. Modeliranje asinkronog brojila i pretvorba binarnog u BCD signal izvršeno je unutar programskog paketa Quartus Prime korištenjem VHDL programskog jezika.
Sažetak (engleski)
In this final thesis is presented the implementation of a 10-bit asynchronous counter on the FPGA platform. The counting cycle from 0 to 1023 is displayed on four 7-segment displays, with the possibility of setting and resetting using two buttons on the DE10-Lite development board. The change of the counter state is realized by the clock pulse, which is generated by the 555 timer circuit in astable mode. The design of the asynchronous counter and the conversion of the binary to the BCD signal was performed within the Quartus Prime software using the VHDL programming language.
Ključne riječi
Ključne riječi (engleski)
Jezikhrvatski
URN:NBNurn:nbn:hr:190:866500
Studijski programNaziv: Elektrotehnika
Vrsta studija: sveučilišni
Stupanj studija: preddiplomski
Akademski / stručni naziv: sveučilišni/a prvostupnik/prvostupnica (baccalaureus/baccalaurea) inženjer/inženjerka elektrotehnike (univ. bacc. ing. el.)
Vrsta resursaTekst
Način izrade datotekeIzvorno digitalna
Prava pristupaPristup korisnicima matične ustanove
Uvjeti korištenjaIkona licence Zaštićeno autorskim pravom.
Datum i vrijeme pohrane2021-09-30 09:50:16