prikaz prve stranice dokumenta Implementacija sinkronog brojila na FPGA sklopu
Pristup korisnicima matične ustanove
diplomski rad
Implementacija sinkronog brojila na FPGA sklopu

Jurešić, Ivan
Sveučilište u Rijeci
Tehnički fakultet
Zavod za automatiku i elektroniku
Katedra za elektroniku, robotiku i automatiku

Citirajte ovaj rad

Jurešić, I. (2018). Implementacija sinkronog brojila na FPGA sklopu (Diplomski rad). Rijeka: Sveučilište u Rijeci, Tehnički fakultet. Preuzeto s https://urn.nsk.hr/urn:nbn:hr:190:142264

Jurešić, Ivan. "Implementacija sinkronog brojila na FPGA sklopu." Diplomski rad, Sveučilište u Rijeci, Tehnički fakultet, 2018. https://urn.nsk.hr/urn:nbn:hr:190:142264

Jurešić, Ivan. "Implementacija sinkronog brojila na FPGA sklopu." Diplomski rad, Sveučilište u Rijeci, Tehnički fakultet, 2018. https://urn.nsk.hr/urn:nbn:hr:190:142264

Jurešić, I. (2018). 'Implementacija sinkronog brojila na FPGA sklopu', Diplomski rad, Sveučilište u Rijeci, Tehnički fakultet, citirano: 10.06.2024., https://urn.nsk.hr/urn:nbn:hr:190:142264

Jurešić I. Implementacija sinkronog brojila na FPGA sklopu [Diplomski rad]. Rijeka: Sveučilište u Rijeci, Tehnički fakultet; 2018 [pristupljeno 10.06.2024.] Dostupno na: https://urn.nsk.hr/urn:nbn:hr:190:142264

I. Jurešić, "Implementacija sinkronog brojila na FPGA sklopu", Diplomski rad, Sveučilište u Rijeci, Tehnički fakultet, Rijeka, 2018. Dostupno na: https://urn.nsk.hr/urn:nbn:hr:190:142264

Prijavite se u repozitorij kako biste mogli spremiti objekt u svoju listu.