prikaz prve stranice dokumenta Izvedba aritmetičko-logičke jedinice 8-bitnog računala na FPGA sučelju
  Preuzmi
PDF 2.56 MB
završni rad
Izvedba aritmetičko-logičke jedinice 8-bitnog računala na FPGA sučelju
2023. urn:nbn:hr:190:030908
Rogić, Vid
Sveučilište u Rijeci
Tehnički fakultet
Zavod za automatiku i elektroniku
Katedra za elektroniku, robotiku i automatiku

Citirajte ovaj rad

Rogić, V. (2023). Izvedba aritmetičko-logičke jedinice 8-bitnog računala na FPGA sučelju (Završni rad). Rijeka: Sveučilište u Rijeci, Tehnički fakultet. Preuzeto s https://urn.nsk.hr/urn:nbn:hr:190:030908

Rogić, Vid. "Izvedba aritmetičko-logičke jedinice 8-bitnog računala na FPGA sučelju." Završni rad, Sveučilište u Rijeci, Tehnički fakultet, 2023. https://urn.nsk.hr/urn:nbn:hr:190:030908

Rogić, Vid. "Izvedba aritmetičko-logičke jedinice 8-bitnog računala na FPGA sučelju." Završni rad, Sveučilište u Rijeci, Tehnički fakultet, 2023. https://urn.nsk.hr/urn:nbn:hr:190:030908

Rogić, V. (2023). 'Izvedba aritmetičko-logičke jedinice 8-bitnog računala na FPGA sučelju', Završni rad, Sveučilište u Rijeci, Tehnički fakultet, citirano: 01.05.2024., https://urn.nsk.hr/urn:nbn:hr:190:030908

Rogić V. Izvedba aritmetičko-logičke jedinice 8-bitnog računala na FPGA sučelju [Završni rad]. Rijeka: Sveučilište u Rijeci, Tehnički fakultet; 2023 [pristupljeno 01.05.2024.] Dostupno na: https://urn.nsk.hr/urn:nbn:hr:190:030908

V. Rogić, "Izvedba aritmetičko-logičke jedinice 8-bitnog računala na FPGA sučelju", Završni rad, Sveučilište u Rijeci, Tehnički fakultet, Rijeka, 2023. Dostupno na: https://urn.nsk.hr/urn:nbn:hr:190:030908

Za citiranje koristite ovu mrežnu adresu: https://urn.nsk.hr/urn:nbn:hr:190:030908
Prijavite se u repozitorij kako biste mogli spremiti objekt u svoju listu.
Podaci o radu
NaslovIzvedba aritmetičko-logičke jedinice 8-bitnog računala na FPGA sučelju
Naslov (engleski)Implementation of the 8-bit arithmetic-logic unit on the FPGA board
AutorVid Rogić
MentorIvan Volarić (mentor)
Član povjerenstvaDubravko Franković (predsjednik povjerenstva)
Član povjerenstvaIvan Volarić (član povjerenstva)
Ustanova koja je dodijelila
akademski / stručni stupanj		Sveučilište u Rijeci
Tehnički fakultet
(Zavod za automatiku i elektroniku)
(Katedra za elektroniku, robotiku i automatiku)
Rijeka
Datum i država obrane2023-09-12, Hrvatska
Znanstveno / umjetničko
područje, polje i grana		TEHNIČKE ZNANOSTI
Elektrotehnika
Sažetak
Ovaj završni rad opisuje programski kod napisan u VHDL programskom jeziku koji simulira računalnu aritmetičko-logičku jedinicu, te njenu implementaciju na razvojnoj pločici FPGA uređaja. U radu su opisane komponente od kojih je sklop napravljen te su pobliže opisane sve cjeline s kojima se susrećemo. Posebna pažnja posvećena je konstrukciji aritmetičko-logičke jedinice od osnovnih logičkih komponenti te njihovoj međusobnoj povezanosti. U radu je izvršena računalna simulacija te praktična simulacija pomoću elektroničkih komponenti.
Sažetak (engleski)
This bachelor's thesis describes a program code written in the VHDL programming language which simulates the computer’s arithmetic-logic unit along with its implementation on the FPGA device. In this thesis each component used to build this circuit is described in details. Special attention was brought into design of the arithmetic-logic unit using only basic logic units and their interconnections. This work also demonstrates computer simulation of this circuit as well as physical simulation done with electronic components.
Ključne riječi
Ključne riječi (engleski)
Jezikhrvatski
URN:NBNurn:nbn:hr:190:030908
Studijski programNaziv: Elektrotehnika
Vrsta studija: sveučilišni
Stupanj studija: preddiplomski
Akademski / stručni naziv: sveučilišni/a prvostupnik/prvostupnica (baccalaureus/baccalaurea) inženjer/inženjerka elektrotehnike (univ. bacc. ing. el.)
Vrsta resursaTekst
Način izrade datotekeIzvorno digitalna
Prava pristupaOtvoreni pristup
Uvjeti korištenjaIkona licence Imenovanje 4.0 međunarodna (CC BY 4.0)
Datum i vrijeme pohrane2023-09-16 11:14:24